This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT OFFICE JAPANESE GOVERNMENT



This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application:

July 24, 2000

Application Number:

Patent Application

No. 2000-222982

Applicant(s):

YAZAKI CORPORATION

May 18, 2001

Commissioner,

Patent Office Kouzou OIKAWA

Number of Certificate: 2001-3041744



日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 7月24日

出 願 番 号

Application Number:

特願2000-222982

出 願 人
Applicant(s):

矢崎総業株式会社

2001年 5月18日

特 許 庁 長 官 Commissioner, Japan Patent Office





特2000-222982

【書類名】

特許願

【整理番号】

YZK-5249

【提出日】

平成12年 7月24日

【あて先】

特許庁長官殿

【国際特許分類】

H03K 17/00

H02H 3/08

【発明の名称】

半導体スイッチング装置

【請求項の数】

9

【発明者】

【住所又は居所】 静岡県湖西市鷲津2464-48 矢崎部品株式会社内

【氏名】

大島 俊藏

【特許出願人】

【識別番号】

000006895

【氏名又は名称】 矢崎総業株式会社

【代表者】

矢崎 裕彦

【代理人】

【識別番号】

100083806

【弁理士】

【氏名又は名称】 三好 秀和

【電話番号】

03-3504-3075

【選任した代理人】

【識別番号】

100068342

【弁理士】

【氏名又は名称】 三好 保男

【選任した代理人】

【識別番号】 100100712

【弁理士】

【氏名又は名称】 岩▲崎▼ 幸邦 【選任した代理人】

【識別番号】 100087365

【弁理士】

【氏名又は名称】 栗原 彰

【選任した代理人】

【識別番号】 100079946

【弁理士】

【氏名又は名称】 横屋 赳夫

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】 高橋 俊一

【選任した代理人】

【識別番号】 100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【手数料の表示】

【予納台帳番号】 001982

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

特2000-222982

【物件名】 図面 1

【物件名】

要約書 1

【包括委任状番号】 9708734

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体スイッチング装置

【特許請求の範囲】

【請求項1】 メイン電界効果トランジスタ(FET)とリファレンスFE TからなるマルチソースFETと、

前記メインFETのソース電位と前記リファレンスFETのソース電位の大小 関係を比較する電圧比較装置と、

前記メインFETのソース電位が前記リファレンスFETのソース電位を上回っているとき前記マルチソースFETのゲートに駆動電圧を印加し、前記メインFETのソース電位が前記リファレンスFETのソース電位を下回っているとき前記マルチソースFETのゲートへの駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、

負荷側の電流が過渡的成分を含めて正常範囲にあるときは、前記リファレンス FETのソース電位が前記メインFETのソース電位を上回らないように前記リファレンスFETの電流を制御する回路を前記リファレンスFETのソースと接 地間に設置したことを特徴とする半導体スイッチング装置。

【請求項2】 前記メインFETのソース電位と前記リファレンスFETのソース電位が等しい場合に、前記メインFETを流れる電流を前記リファレンスFETを流れる電流で除した値をnとすると、

前記負荷の定常状態における電流値をnで除した値より大きい電流を流す定常成分用回路と、前記負荷の過渡状態の電流値をnで除した値より大きい電流を流す過渡成分用回路を前記リファレンスFETのソースと前記接地間に並列に配置したことを特徴とする請求項1に記載の半導体スイッチング装置。

【請求項3】 前記定常成分用回路は固定抵抗または定電流回路で構成した ことを特徴とする請求項2に記載の半導体スイッチング装置。

【請求項4】 前記リファレンスFETを流れる電流の過渡成分は、第1の所定時間、一定電流値で通電し、その後リファレンスFETのソース電位がメインFETのソース電位を上回らない範囲で減少し、第2の所定時間内にほばゼロになるように設定することを特徴とする請求項2に記載の半導体スイッチング装

置。

【請求項5】 前記定常成分用回路は前記半導体スイッチング装置がオン状態にあるときは常時作動させ、前記メインFETのソース電位が前記リファレンスFETのソース電位を下回ったとき、前記リファレンスFETを流れる電流の過渡成分用回路をスタートさせ、その後の前記第2の所要時間内はメインFETのソース電位がリファレンスFETのソース電位を下回っても、リファレンス電流の過渡的成分回路をスタートさせないことを特徴とする請求項4に記載の半導体スイッチング装置。

【請求項6】 前記メインFETのソース電位が前記リファレンスFETの ソース電位を下回り、前記メインFETおよび前記リファレンスFETがオフ状 態に遷移したとき、前記メインFETのソース電位の代わりにそれより低い第1 の電位を用いて前記リファレンスFETのソース電位と比較し、前記リファレン スFETのソース電位が前記第1の電位を下回ったら、前記メインFETおよび 前記リファレンスFETをオン状態に遷移させ、前記リファレンスFETのソー ス電位が上昇して、前記第1の電位より大きい第2の電位に達するまでは前記メ インFETのソース電位と前記リファレンスFETのソース電位の大小関係に関 係なく、オン状態を維持し、前記レファレンスFETのソース電圧が前記第2の 電位を上回ったら、前記メインFETのソース電位と前記リファレンスFETの ソース電位を比較して、前記メインFETのソース電位が小さいと前記メインF ETおよび前記リファレンスFETをオフ状態に遷移させることにより、前記メ インFETのソース電位が前記リファレンスFETのソース電位を下回る限り、 オン/オフ動作を継続することを特徴とする請求項1乃至5のいずれか1つに記 載の半導体スイッチング装置。

【請求項7】 前記メインFETおよび前記リファレンスFETがオン/オフ動作を所定の回数繰り返したら、前記メインFETを遮断する場合に前記第1の所定時間にオン/オフ動作したときのFET遮断に至るまでの回数を、前記第2の所定時間内にオン/オフ動作したときに前記メインFETの遮断に至るまでの回数より少なくしたことを特徴とする請求項1乃至6のいずれか1つに記載の半導体スイッチング装置。

【請求項8】 前記定常成分用回路のみ、または、前記定常成分用回路及び 過渡成分用回路が動作している場合に、前記メインFETのソース電位が前記リ ファレンスFETのソース電位を下回ったとき、前記過渡成分用回路を再スター トさせ、

前記再スタート後、第3の所定時間内に前記過渡成分用回路が更に再々スタートするという事象が所定の回数繰り返されたら前記メインFETを遮断することを特徴とする請求項4に記載の半導体スイッチング装置。

【請求項9】 メインFETとリファレンスFETからなるマルチソースFETと、

前記メインFETのソース電位と前記リファレンスFETのソース電位の大小 関係を比較する電圧比較装置と、

前記メインFETのソース電位が前記リファレンスFETのソース電位を上回っているとき前記マルチソースFETのゲートに駆動電圧を印加し、前記メインFETのソース電位が前記リファレンスFETのソース電位を下回っているとき前記マルチソースFETのゲートへの駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、

前記メインFETのソース電位と前記リファレンスFETのソース電位が等しい場合に、前記メインFETを流れる電流を前記リファレンスFETを流れる電流で除した値をnとすると、前記負荷の定常状態における電流値をnで除した値より大きい電流を流す定常成分用回路と、

前記負荷を流れる電流が急増して前記メインFETの電位がリファレンスFE Tの電位を下回ったとき、前記負荷を流れる電流が過渡成分も含めて正常範囲に あるときは、第4の所定時間、前記リファレンスFETのソース電位が前記メイ ンFETのソース電位を上回らないよう前記リファレンスFETに電流を流す過 渡成分用回路とを前記レファレンスFETのソースと接地間に設置し、

前記過渡成分用回路の再スタート後、第3の所定時間内に前記過渡成分用回路が更に再々スタートするという事象が所定の回数繰り返されたら前記メインFE Tを遮断することを特徴とする半導体スイッチング装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ランプ負荷やモータ負荷等の突入電流の発生する負荷を流れる電流のスイッチングを行う半導体スイッチング装置に関する。

[0002]

【従来の技術】

従来の電源供給制御装置に用いる半導体スイッチング装置(電力用半導体装置)としては、自動車においてバッテリからの電源を選択的に各負荷に供給して、負荷への電力供給をサーマルFETにより制御する装置がある。電源供給制御装置は、出力電圧VBを供給する電源VBにシャント抵抗の一端が接続され、その他端にサーマルFETのドレイン端子が接続されている。さらに、サーマルFETのソース端子には負荷が接続されている。ここで、負荷としては、自動車のヘッドライトやパワーウィンドウの駆動モータ等々該当する。電源供給制御装置は、さらに、シャント抵抗を流れる電流を検出してハードウェア回路によりサーマルFETの駆動を制御するドライバと、このドライバでモニタした電流値に基づいてサーマルFETの駆動信号をオン/オフ制御するA/D変換器およびマイコン(CPU)とを備えている。

[0003]

半導体スイッチング装置の主デバイスとして動作するサーマルFETは、パワーデバイス(主FET)、抵抗、温度センサ、ラッチ回路および過熱遮断用FETを内蔵しており、サーマルFETの接合温度が規定以上の温度まで上昇した場合には、内蔵するゲート遮断回路によってサーマルFETを強制的にオフ制御する過熱遮断機能を備えている。つまり、パワーデバイス(主FET)が規定以上の温度まで上昇したことが温度センサによって検出された場合には、その旨の検出情報がラッチ回路に保持され、ゲート遮断回路としての過熱遮断用FETがオン動作となることによって、パワーデバイスを強制的にオフ制御する。

[0004]

また、負荷としてランプ負荷を使用する場合、ランプ負荷に電圧を印可すると 定常的に使用している場合の10倍前後の突入電流が発生する。従来は上記方法 に限らず電流を検出する際には、この突入電流をマスクして検出していない。

[0005]

【発明が解決しようとする課題】

しかしながら、上記従来の電源供給制御装置にあっては、電流検出を行うため に電力の供給経路に直列接続されるシャント抵抗を必要とした構成であり、近年 の負荷の大電流化により、シャント抵抗の熱損失が無視できないという問題点が ある。

[0006]

また、上述の過熱遮断機能や過電流制御回路は、負荷や配線にほぼ完全な短絡 状態が発生して大電流が流れる場合には機能するが、ある程度の短絡抵抗を持つ 不完全短絡などのレアショートを発生して小さい短絡電流が流れた場合には機能 せず、電流のモニタ回路を介してマイコンにより異常電流を検出してサーマルF ETをオフ制御するしかなく、このような異常電流に対するマイコン制御による 応答性が悪いという事情もあった。

[0007]

また、シャント抵抗やA/D変換器、マイコン等が必要であるため、大きな実装スペースが必要であり、またこれらの比較的高価な物品により装置コストが高くなってしまうという問題点もある。

[0008]

負荷の大電流化に伴い、電源から負荷を切り離しても流れるリーク電流が大き くなり、負荷の経時劣化に対する管理のためにもリーク電流の増加を監視したい が装置が大きくなるという問題点があった。

[0009]

ランプ負荷等で発生する突入電流をマスクして検出していないため、過電流の 検出が遅れて、スイッチング装置や配線が過剰に発熱する場合があった。

[0010]

本発明の目的は、突入電流の発生していても過電流の検出が可能で、熱損失が 小さく、ある程度の短絡抵抗を持つ不完全短絡などのレアショートが発生した場 合の異常電流に対しても高速応答を可能な半導体スイッチング装置を提供するこ とにある。

[0011]

【課題を解決するための手段】

上記問題点を達成するための本発明の特徴は、メイン電界効果トランジスタ(FET)とリファレンスFETからなるマルチソースFETと、これらメインFETのソース電位とリファレンスFETのソース電位の大小関係を比較する電圧比較装置と、メインFETのソース電位がリファレンスFETのソース電位を上回っているときマルチソースFETのゲートに駆動電圧を印可し、メインFETのソース電位がリファレンスFETのソース電位を下回っているときマルチソースFETのゲートに駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、負荷側の電流が過渡的成分を含めて正常範囲にあるときは、リファレンスFETのソース電位がメインFETのソース電位を上回らないようにリファレンスFETの電流を制御する回路をリファレンスFETのソースと接地間に設置した半導体スイッチング装置であることである。

[0012]

本発明の特徴は、メインFETのソース電位とリファレンスFETのソース電位が等しい場合に、メインFETを流れる電流をリファレンスFETを流れる電流で除した値をnとすると、負荷の定常状態における電流値をnで除した値より大きい電流を流す定常成分用回路と、負荷の過渡状態の電流値をnで除した値より大きい電流を流す過渡成分用回路をリファレンスFETのソースと接地間に並列に配置したことにより一層効果的である。

[0013]

また、本発明の特徴は、リファレンス電流の定常成分回路は固定抵抗または定 電流回路で構成したことにより効果的である。

[0014]

本発明の特徴は、リファレンス電流の過渡成分は第1の所定時間、一定電流値 を通電し、その後コンデンサに蓄積された電荷の放電特性で決まる時定数で減少 し、第2の所定時間内にほばゼロになるように設定することにより効果的である

[0015]

本発明の特徴は、リファレンス電流の定常成分回路は半導体スイッチング装置がオン状態にあるときは常時作動させ、メインFETのソース電位がリファレンスFETのソース電位を下回ったとき、リファレンス電流の過渡成分回路をスタートさせ、その後の第2の所要時間内はメインFETのソース電位がリファレンスFETのソース電位を下回っても、リファレンス電流の過渡的成分回路をスタートさせないことにより効果的である。

[0016]

本発明の特徴は、定常成分用回路のみまたは定常成分用回路及び過渡成分用回路が動作している場合にメインFETのソース電位がリファレンスFETのソース電位を下回ったとき過渡成分用回路を再スタートさせ、再スタート後第3の所定時間内に過渡成分用回路が更に再々スタートするという事象が所定の回数繰り返されたらメインFETを遮断することにより一層効果的である。

[0017]

このことなしに、第2の所定時間内は過渡成分のスタートを禁止してしまうと、複数負荷の上流に本装置をヒューズの役目で使用したときに問題が生じる。すなわち、第1の負荷がオンすることにより過渡成分がスタートして、この後、過渡成分の電流が減少してきたとき、第2の負荷が第2の所定時間内にスタートするとリファレンスの過渡成分は小さくなっているので、メインFETのソース電位がレファレンスFETのソース電位を下回ることが起こりうる。そして、レファレンス過渡成分のスタートが禁止されているので、その時点でメインFETは遮断してしまう。第2の所定時間以下の時間差で2つの負荷がオンしたとき問題が生じるので、この解決策として効果的である。

[0018]

本発明の特徴は、メインFETのソース電位がリファレンスFETのソース電位を下回り、メインFETおよびリファレンスFETがオフ状態に遷移したとき、メインFETのソース電位の代わりにそれより低い第1の電位を用いてリファレンスFETのソース電位が第1の電位を下回ったら、メインFETおよびリファレンスFETをオン状態に遷移さ

せ、リファレンスFETのソース電位が上昇して、第1の電位より大きい第2の電位に達するまではメインFETのソース電位とリファレンスFETのソース電位の大小関係に関係なく、オン状態を維持し、レファレンスFETのソース電圧が第2の電位を上回ったら、メインFETのソース電位とリファレンスFETのソース電位を比較して、前者が後者を下回ったらメインFETおよびリファレンスFETをオフ状態に遷移させることにより、メインFETのソース電位がリファレンスFETのソース電位を下回る限り、オン/オフ動作を継続することにより効果的である。

[0019]

本発明の特徴は、メインFETおよびリファレンスFETがオン/オフ動作を 所定の回数繰り返したら、FETを遮断する場合に第1のオン/オフ動作したと きのFET遮断に至るまでの回数をその後の第2の所定時間内にオン/オフ動作 したときFET遮断に至るまでの回数より短くしたことにより一層効果的である

[0020]

本発明の特徴は、メインFETとリファレンスFETからなるマルチソースFETと、このメインFETのソース電位とこのリファレンスFETのソース電位の大小関係を比較する電圧比較装置と、メインFETのソース電位がリファレンスFETのソース電位を上回っているときマルチソースFETのゲートに駆動電圧を印加しメインFETのソース電位がリファレンスFETのソース電位を下回っているときマルチソースFETのゲートへの駆動電圧を遮断するゲート駆動回路とを備えた半導体スイッチング装置において、メインFETのソース電位とリファレンスFETのソース電位が等しい場合にメインFETを流れる電流をリファレンスFETのソース電位が前記を流す定常成分用回路と、負荷を流れる電流が急増してメインFETの電位がリファレンスFETの電位を下回ったとき、負荷を流れる電流が過渡成分も含めて正常範囲にあるときは、第4の所定時間、リファレンスFETのソース電位が前記メインFETのソース電位を上回らないようリファレンスFETに電流を流す過渡成分用回路とをレファレンスFETのソ

ースと接地間に設置し、過渡成分用回路の再スタート後第3の所定時間内に過渡成分用回路が更に再々スタートするという事象が所定の回数繰り返されたらメインFETを遮断する半導体スイッチング装置であってもよい。ここで、過渡成分電流は一定電流であっても良いし、負荷電流の過渡的成分に類似した波形の電流であっても良い。第4の所定時間経過後、レファレンスFETの過渡成分電流が無くなり、定常成分のみとなるが、このときまだ、負荷側に過渡成分電流が流れていても良い。このことにより、そのときはレファレンスの過渡成分が再スタートするので、FETは遮断されることはない。第4の所定時間が負荷側の過渡成分継続時間より短い場合は、レファレンス側の過渡成分回路が複数回スタートすることになるが、FET遮断に至る過渡成分スタート回数をこれより大きく設定しておけば、正常負荷の過渡電流成分でFETが遮断することはなく、異常発生時のみFETを遮断する保護機能を実現できる。

[0021]

【発明の実施の形態】

次に、図面を参照して、本発明の実施の形態と実施例において本発明に係る半 導体スイッチング装置を説明する。以下の図面の記載において、同一又は類似の 部分には同一又は類似の符号を付している。

[0022]

図1は、本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング 装置のブロック図である。

[0023]

この半導体スイッチング装置1は、出力電圧VBを供給する電源VBと負荷10との間に接続されて動作する。回路1では、主デバイス(パワーデバイス)としてマルチソース・電界効果トランジスタ(FET)Tr5を用いている。なお、マルチソースFET(Tr5)は過熱遮断回路9を近傍に配置しているが、後述の説明から理解できるように、一定の場合は過熱遮断回路9は必須ではない。マルチソースFET(Tr5)は、メインFET(QA)とリファレンスFET(QB)とを有し、QAとQBのゲート電極は接続され、互いのドレイン電極も接続され電源VBに接続される。QAのソース電極は負荷10と比較器CMP

1の"+"入力端子に接続され、QBのソース電極は比較器CMP1の"-"入力端子に接続される。

[0024]

このマルチソースFET(Tr5)としては、例えば、DMOS構造、VMOS構造、或いはUMOS構造のパワーMOSFETや、FETに代えてこれらと類似な構造のMOSSITが使用可能である。また、ESTやMCT等のMOS複合型デバイスやIGBT等の他の絶縁ゲート型パワーデバイスが使用可能である。更に、常にゲートを逆バイアスで使うのであれば、接合型FET、接合型SITやSIサイリスタ等も使用可能である。このTr5はnチャネル型でもpチャネル型でもかまわない。

[0025]

半導体スイッチング装置1は、マルチソースFET(Tr5)と、QAとQBのソース電極の電圧を比較する比較手段(CMP1)と、この比較手段(CMP1)の出力に応じて、Tr5のゲート電極に制御電圧を供給するドライバー8とを少なくとも具備している。

[0026]

このQAは、例えば、複数個のユニットセル(単位セル)が並列接続されたマルチ・チャネル構造のパワーデバイスを採用すればよい。そして、このQAに並列接続されるように、QBがQAに隣接する位置に配置されている。QBがQAと同一プロセスで隣接位置に配置されているので、温度ドリフトやロット間の不均一性の影響による互いの電気的特性のバラツキを除去できる。QBの電流容量がQAの電流容量よりも小さくなるように、QBを構成する並列接続のユニットセル数を調整している。例えば、QBのユニットセル数1に対して、QAのユニットセル数を1000となるように構成することにより、QBとQAのチャネル幅Wの比を1:1000としている。また、過熱遮断回路9に接続するダイオードは温度センサとして機能する。このダイオードはQB及びQAの上部に形成された層間絶縁膜の上部に堆積されたポリシリコン薄膜等で形成され、複数のダイオードが直列接続されている。QAの温度が上昇するにつれて複数個直列接続されたダイオードの両端の電圧降下により過熱を検出する。

[0027]

電流振動型遮断機能付き半導体スイッチング装置1は、より具体的には、Tr 5と比較器CMP1と過熱遮断回路9の他にも、CMP1の"+"入力端子の電 圧(ダミー電圧)を制御するダミー電圧発生回路2と、CMP1の出力信号Hと LのHの回数を数えるパルスカウンタ4と、カウンタ4のカウント時間を規定す るタイマ3と、カウンタ4で所定の回数を数えた後に出力される遮断信号を保持 する遮断信号保持回路 5 と、スイッチ SW1のオン信号である外部入力信号のチ ヤタリングを防止するチャタリング防止回路 6 と、コレクタ側が電位 V P に接続 されたソーストランジスタと、エミッタ側が接地電位(GND)に接続されたシ ンクトランジスタとを直列接続して備え、スイッチSW1のオン/オフ切換えに よる切換え信号等に基づき、ソーストランジスタおよびシンクトランジスタをオ ン・オフ制御して、Tr5のゲート電極に制御信号を出力するドライバー8と、 電位VPにまで昇圧するチャージポンプ7と、ランプ負荷に発生する突入電流が 過電流か否か判定するためのリファレンス電流の過渡的電流成分を発生させる過 渡的電流成分発生回路11とを有している。そして、スイッチング装置1は、同 一半導体基板(半導体チップ)上にモノリシックに搭載されている。抵抗R6と コンデンサーC1は、チップの外部に外付けされる。外付けにすることでそれぞ れの抵抗値と容量値の変更が容易になり、リファレンス電流の波形を突入電流の 波形に対してトレースさせることができる。

[0028]

電流振動型遮断機能付き半導体スイッチング装置1は、より具体的には、図2 に示すような回路で構成されている。

[0029]

ダミー電圧発生回路 2 は、抵抗 R 1、 R 2、 R 4 と、ダイオード D 1、 D 2 とで構成できる。なお、抵抗 R 1 等に添えられた数字は単位が Ω の抵抗値を表している。同様にコンデンサーC 1 に添えられた数字は単位が μ F の容量値を表している。タイマ 3 では、入力端子 1 にスタートの信号が入ると 2 0 m秒と 2 0 0 m秒を計る 2 つのタイマが同時にスタートする。出力端子 2 では、スタートから 2 0 m秒を計り終えるまでオン信号を出力する。出力端子 3 では、スタートから 2

00m秒を計り終えるまでオン信号を出力する。カウンタ4では、リセット端子 に信号が入るとカウントはクリアされる。CMP1に接続される入力端子に入力 されるHからLへの信号の回数を数え、回数が8回の時に8パルスの出力端子か らオン信号を出力する。また、回数が32回の時に32パルスの出力端子からオ ン信号を出力する。遮断信号保持回路5はDフリップフロップ12を有している 。端子DはHレベルに接続され、端子TにOR回路からオン信号が入力されると そのオン信号が消えても、リセット端子にリセット信号が入力されるまで、出力 端子からはオン信号が出力され続ける。過渡的電流成分発生回路11は、トラン ジスタTr1乃至4と、抵抗R7乃至10と、コンデンサーC1とで構成できる 。更に半導体チップの外部には、スイッチSW1があり更にSW2を備えている 場合もある。そして、この電流振動型遮断機能付きスイッチング・デバイスは、 ユーザ等がスイッチSW1とSW2をオンさせることにより機能する。電源VB の出力電圧VBは、例えば12.5 Vで、チャージポンプ7の出力電圧VPは、 例えばVB+10Vである。QBのソース電極にはいわゆる基準抵抗Rrの定常 成分Rrcが接続されている。基準抵抗Rrcの抵抗値は、QBとQAのチャネ ル幅Wの比に応じて選定すればよい。例えば、上述したように、QBとQAのチ ヤネル幅Wの比を1:1000とした場合は、負荷の抵抗値の1/1000を超 える値となるように設定しておけばよい。この基準抵抗Rrcの設定により、Q Aに正常動作の負荷電流を超える過電流が流れたときと同じドレインーソース間 電圧 V_{DS} をQBに発生させることができる。

[0030]

次に、本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置1の動作について説明する。

[0031]

VSA=VSBであれば、ID(QAのドレイン電流)=n×Iref、RL×n=Rrとなる。ここで、VSAはQAのソース電位、VSBはQBのソース電位、IDはQAのドレイン電流、nはカレント・センシング・レシオ、IrefはQBのドレイン電流、RLはQAとGND間に接続する負荷の抵抗(値)、RrはQBとGND間に接続するReferenceの抵抗(値)である。

[0032]

従って、VSA>VSBであれば、 $ID<n\times Iref$ 、 $RL\times n>Rre$ なり、VSA<VSBであれば、 $ID>n\times Iref$ 、 $RL\times n<Rr$ となる。このためIrefまたはRre基準値として設定しておけば、負荷側電流値または負荷抵抗値が基準値に比べて大きいか小さいかをVSAとVSBの大小関係で判定することが出来る。

[0033]

IrefまたはRrを過電流または過負荷に相当する値に設定しておけば、VSB<VSAであれば、正常状態、VSB>VSAであれば過電流または過負荷状態と判定できる。過電流または過負荷状態と判定したときはQA,QBをOffする。すなわち、ゲート直列抵抗を介してQA,QBのゲートに印加していたチャージポンプ電圧Vpを遮断し、ゲート直列抵抗を介してQA,QBのゲートを接地する。

[0034]

なお、負荷電流IDまたは負荷抵抗RLは一般に一定値ではない。スイッチOn直後の突入電流のように過渡的に発生する成分とその後の安定した状態における定常的な成分とからなる。基準電流Irefまたは基準抵抗Rrも負荷側に合わせて過渡的な成分と定常的な成分を合成した値に設定する。すなわち、IrefまたはRrは一定ではなく、その値を時間的に変化させる。すなわち、(a)負荷側が正常なときに発生するIDまたはRLの値を上回る値に設定し、(b)その差は極力小さくなるように設定する。

[0035]

IrefまたはRrの定常成分(Irefc, Rrc)は抵抗R6で設定する。もし、負荷電流の定常成分が電源電圧に依存しない場合にはIrefの定常電流成分IrefcはR6のような抵抗ではなく、定電流回路を用いて設定する。

[0036]

- 一方、過渡的成分は図2のTr1~Tr4、R7~R10、およびコンデンサ C1で設定する。過渡的成分の設定を開始するタイミングは次の2通りがある。
- (c)入力信号SW1による入力信号に同期して過渡的成分の設定を開始するタ

イミングと、(d)入力信号SW1に関係なく、負荷変動により過渡的成分の設定を開始するタイミングである。

[0037]

(c)は容易に実現できるから、ここでは(d)について説明する。(d)で はQAの下流(負荷側)にSW2が必要になる。SW1がOnし、SW2がOf fしているとする。この状態ではQA,QBはOnしているが、SW2がOff しているため負荷電流は流れない。一方IrefcはR6を介して常に流れるか ら、Iref×n>ID(=0)となり、VSA>VSBとなって、CMP1の 出力はHになる。タイマは入力立ち下がりで動作するようになっているので、こ の状態ではタイマは動作しない。タイマは入力が立ち下がると作動開始し、20 ms間Hレベルになる出力と200ms間Hレベルになる2つの出力を持つ。タ イマは一旦作動すると200ms出力、INV1、AND3により200ms間 は入力を受け付けないようになっている。タイマ20ms出力がLであるとTr 2、Tr3(PMOS)はOffになり、コンデンサC1の電荷はTr4のベー ス電流により放電され、Tr1のゲート電位はゼロ電位となり、Tr1はOff になり、IrefはR6を流れる電流Irefcのみとなる。この状態でSW2 が〇nするとメインFETQAを通して負荷電流が流れる。この負荷電流がIr efc×nより大きくなるとVSA<VSBとなり、CMP1の出力はHレベル からLレベルになる。タイマが動作し、タイマの20ms出力がHレベルになる 。Tr2オンとTr3オンとR9を介してC1がほぼ電源電圧VB近くまで充電 される。そして、Tr1のゲート電圧が電源電圧近くまで持ち上げられ、R7に Irefの過渡的成分Ireftが流れる。その大きさは式1で表される。

[0038]

Ireft = (VB-Vth) / R7 ...式1

ここで、VthはTr1のスレッショルド電圧である。タイマの20ms出力がHの間は、Tr2、Tr3はOn状態を維持し、上記式1で表される一定のIreftとIrefcが流れる。このとき、Iref \times n=(Ireft+Irefc) \times n>ID(過渡成分を含む)となるようにIreftを設定しておくとVSB<VSAとなる。タイマ20ms出力がIになるとTr2、Tr3がO

ffし、コンデンサC1の電荷はNPNトランジスタTr4のベース電流となって放電する。放電時定数はTr4の電流増幅率をhfe4とすると式2で表される。

[0039]

Trlゲート電位の減少時定数=Cl×R8×hfe4

= 0. $1 \times 10^{-6} \times 3 \times 10^{3} \times 200 = 600 \,\mathrm{ms}$... ± 2

Trlのゲート電位の減少に連れて、Ireftは減少する。Ireftがほぼゼロまで減少する間はタイマに再入力するのを禁止する必要があり、図2ではそのために200msのタイマを設けている。

[0040]

次に、ダミー電圧回路2も含めた装置1の動作について説明する。:

抵抗R1~R4、ダイオードD1、D2からなる回路はダミー電圧発生回路である。QAが完全にOnしているときはVSAが電源電圧VB近くまで上昇し、ゲート駆動回路のドライバー出力もVpまで上昇しているので、D1、D2が逆バイアスされ、ダミー電圧回路は周囲の回路から切り離されるので、何の影響も与えない。しかし、一旦CMP1の出力がLになり、ゲートドライバーがAND2によりOffになるとR4はドライバーのシンクトランジスタを介してGNDに接地されるため、電源電圧VB→R1→A点→D2→R4→ドライバーシンクトランジスタ→GNDの経路で電流が流れ、A点の電位は式3の値まで低下する

[0041]

(VB-0.6v×2)×R4/(R4+R1)+0.6v …式3 図2の回路ではA点の値は3.4vになる。このとき、QAのソース→R3→ A点の経路で電流が流れ式4となる。

[0042]

A点電位=VSA-(R3電圧降下) …式4

すなわち、CMP1の+入力端子にはVSAより低い電位が入力される。そのため一旦QAがOffするとVSAが少しくらい変動しても、その変動幅がR3電圧降下より小さければCMP1は安定してLを維持することになる。QAがO

ffを続けるとVSAはGNDに向かって低下し、QAのゲート電位も低下する。QBのゲートはQAのゲートに直結しているので、VSAの低下につれて、VSBも低下する。VSAの低下に連れてA点の電位は若干低下するが、その低下量は僅かである。一方、VSBはVSAの低下に連動して低下し続ける。СMP1の+端子電圧にはA点の電位が供給され、一端子にはVSBの電位が供給されるので、やがてСMP+端子電位>СMP1−端子電位となり、СMP1の出力はL→Hに反転する。この反転は負荷側の状態に関係なく、すなわちVSA<VSBであっても発生する。これにより、ゲートドライバーは再び〇nとなり、QA,QBが〇nし、VSAおよびVSBは上昇に転じる。ゲートドライバー出力が0V→Vpに上昇するのでD2が逆バイアスされ、A点の電位はVSAの上昇に連れて上昇する。そのときA点の電位>VSAの関係にある。この状態はA点の電位がB点電位(電源電圧VBをR1とR2で分圧した電位)になるまで続く。A点の電位がB点の電位に等しくなったときのA点またはB点の電位は式5で表される。

[0043]

 $VB \times R2 / (R1 + R2)$

…式5

以上をまとめればダミー電圧回路はVSBが式3で表されるダミー電圧L以下になると強制的にQA、QBをOnさせ、VSBが式5で表されるダミー電圧H以上になるまでは負荷側の状態に無関係にQA、QBのOnを維持するという役割を果たす。VSBが式5の値を上回るとVSAとVSBの大小関係でQA, QBのOn/Of f は決定される。

[0044]

なお、過渡的成分(IreftまたはRrt)の設定を開始するタイミングを (d)の方法で行うと本スイッチングデバイスをヒューズの代わりに使用することが可能になる。ヒューズの代わりに使用する場合は負荷のOn/OffはSW 2で制御され、そのOn/Off信号は本スイッチングデバイスに入力されない。 負荷電流の変化で過渡的成分の設定を開始する必要があるが、 (d)の方式はこの要件を満足する。また、通常のスイッチングデバイスとしてSW1で本デバイスをOn/Offするような使用方法であっても、過渡的成分の設定開始を問

題なく実施できる。

[0045]

一方、タイマの20ms出力がHになり、Ireftが設定され、VSA>VSBとなると、一旦OffしたQA、QBがダミー電圧により再度Onされた後は負荷側回路が正常であれば、別な言い方をすれば配線ショート等が発生していなければ、QA、QBはOnを続ける。

[0046]

タイマーの20ms出力がHになっている間に過電流状態Iref×n<ID、または過負荷状態Rr>RL×nとなった場合はСMP1がOn/Offを8回繰り返した時点でQA、QBを遮断する。また、タイマーの20ms出力がLで、200ms出力がHの間に過電流または過負荷状態になった場合はСMP1がOn/Offを32回繰り返した時点でQA、QBを遮断する。前者はデッドショートのような状態で、この場合はOn/Off動作によるQAの発熱が大きいので、出来るだけ短時間に遮断する。後者の場合は過電流値が前者に比べて小さく、QAの発熱は少なくなるので、十分に確認することを優先させて、32回としている。しかし、より好ましくは32回を8回程度まで減少させ8回程度に統一することである。

[0047]

【実施例1】

実施例1では、正常なランプ負荷を使用した場合の本発明に係るスイッチング装置1の動作について説明する。ランプは、遮断機能が働くことなく、点灯し、そして、点灯し続ける場合である。ランプ負荷10には21Wのバルブ2灯を並列に接続したものを用いた。図3は、バルブ点灯時のスイッチング回路の信号波形を示すグラフである。横軸は時間で1目盛りが50m秒である。縦軸には、Tr5のメインFET(QA)のソース電位(VSA)と、タイマ3のスタートから200m秒を計り終えるまで出力端子3で出力される200m秒のタイマ出力とを表す電圧と、QAのドレイン電流IDと、Tr5のリファレンスFET(QB)のドレイン電流Irefとを示している。縦軸の単位は、グラフ中のVSA、ID、Irefそれぞれの右側に示している。VSAの縦軸は、(2V/di

v、6V)と表され、1目盛りが2Vで、全8目盛り中の4目盛り目の電圧が6Vである。同様にIDとn×Irefの縦軸は、(10A/div、30V)と表され、1目盛りが10Aで、全8目盛り中の4目盛り目の電流が30Aである。以下のグラフでも縦軸は同様な表記法で表している。

[0048]

タイマ出力は、時間軸1目盛り目でオンし、オンから180m秒後にオフして いる。IDは、タイマ出力のオンと同時に流れ始める。流れはじめの電流値は3 OAに達するが、その後減少し、タイマ出力がオフになる前までには4Aで一定 **値になる。IDがランプ負荷を流れる電流で、電流の流れはじめからランプは点** 灯する。電流値が4Aの時はランプが正常に連続点灯している。この電流4Aが IDの定常成分であり、電流を流し始めた時の電流4Aを超える電流値から電流 4 A分を引いた分が過渡成分である。 n×Irefは、タイマ出力がオンになる 前から定常成分nxlrefcの5Aが流れている。そして、タイマ出力のオン と同時に過渡成分nxlreftが流れ始める。この流れはじめの電流値は40 Aに達するが、その後減少し、タイマ出力がオフになる前までには過渡成分n× Ireftは無くなり定常成分n×Irefcの5Aのみの一定値になる。ID の電流値はどの時間においても n × I r e f より小さくなっている。このことに より、VSAはVSBよりどの時間においても大きくなり過剰電流が発生してい ないと判断できる。VSAは、タイマ出力のオンと同時に電圧が高くなり、ラン プ負荷10に12Vを超える電圧が印可される。nxIref>IDなのでFE TはOnを続ける。

[0049]

図4におけるVSA、ID、n×Irefの波形は、図3のそれらと同じ波形である。20msタイマとの関係を示しており、横軸の時間軸を5倍に拡大している。これより、20msタイマの信号がオンしてからオフするまでn×Irefは40A程度の値に固定されており、オフした後に減少することがわかる。

[0050]

図5におけるVSA、ID、n×Irefの波形も、図3及び図4のそれらと同じ波形である。スイッチSW1をオンにする際に発生するSW1等によるドラ

イバ8の入力信号のオン信号との関係を示しており、図4の横軸の時間軸をさらに100倍に拡大している。これより、チャージポンプの立ち上がり遅れによって、SW1入力信号のオンからID等の立ち上がりまでに約80μ秒の遅れがある。

[0051]

図6におけるVSA、ID、n×Iref、ゲート駆動信号の波形は、図5のそれらと同じ波形である。図5のVSA、ID、n×Irefの波形の立ち上がりの時間を図5の10倍に拡大している。これより、時間3目盛り半過ぎでIDがn×Irefより大きくなっている。この逆転により、ゲート駆動信号はオフし、増加していたVSAは減少に転じる。そして、VSAが減少してダミー電圧のLレベル以下になると、入力信号は再びオンし、VSA、ID、n×Irefも上昇する。

[0052]

【実施例2】

実施例2では、正常なランプ負荷を点灯しているときに、さらにランプ負荷を追加して過負荷の状態が発生した場合の本発明に係るスイッチング装置1の動作について説明する。ランプが点灯しているところに、さらに別のランプを点灯させようとすると、遮断機能が働き、ランプがすべて消灯される。最初から点灯しているランプ負荷には21Wのバルブ2灯を並列に接続したものを用いた。過負荷用の追加するランプ負荷には21Wのバルブ1灯を使用し点灯している2灯に並列接続した。図7は、バルブ点灯時に過負荷を追加し遮断されるまでのスイッチング回路の信号波形を示すグラフである。横軸は時間で1目盛りが20m秒である。縦軸には、VSAと、ドライバ8への入力信号と、IDと、n×Irefとを示している。n×Irefが立ち下がってきたとき、n×Iref<IDとなり、QAが遮断している。

[0053]

図8におけるVSA、ID、n×Iref、入力信号の波形は、図7のそれらと同じ波形である。図7のVSA、ID、n×Irefの波形の立ち上がりの時間を図7の2000倍に拡大している。それぞれの波形は図6と同様に推移する

19

。時間4目盛り半過ぎでIDがn×Irefより大きくなっている。この逆転により、ゲート駆動信号はオフし、増加していたVSAは減少に転じる。そして、VSAが減少してダミー電圧のLレベル以下になると、ゲート駆動信号は再びオンし、VSA、ID、n×Irefも上昇する。このことにより追加した1灯を含め3灯が点灯する。

[0054]

図9におけるVSA、ID、n×Iref、入力信号の波形は、図7のそれらと同じ波形である。図7のVSA、ID、n×Irefの波形の立ち下がり遮断される時間を図7の400倍に拡大している。時間4分の1目盛り手前でIDがn×Irefよりわずかに大きくなっている。この逆転により、入力信号はオフし、VSAは減少する。この減少をパルスカウンタ4はカウントする。VSAが減少してダミー電圧のLレベル以下になると、入力信号は再びオンし、VSA、ID、n×Irefも上昇する。VSAが増加してダミー電圧のHレベル以上になると、入力信号は再びオフし、VSA、ID、n×Irefも減少する。このように波形は振動し、VSAが32回目に減少するときに入力信号はオフに固定され、VSAとIDは出力しなくなる。このことにより追加した1灯を含め3灯が消灯する。過電流発生から電流遮断までに要した時間は450μ秒であった。

[0055]

図10におけるVSA、入力信号の波形は、図9のそれらと同じ波形である。 図9のVSA、入力信号の波形の立ち下がり遮断される時間を図9の5倍に拡大 している。A点の電圧はダミー電圧である。A点の電圧は、7Vから8V前後の Hレベルと、3Vから4V前後のLレベルを有していることが分かる。VSAは LレベルからHレベルへ、HレベルからLレベルへと振動する。

[0056]

【実施例3】

実施例3では、過負荷となるランプ負荷を使用した場合の本発明に係るスイッチング装置1の動作について説明する。ランプは、遮断機能が働いて点灯しない。ランプ負荷10には21Wのバルブ3灯を並列に接続したものを用いた。装置1においては2灯では過負荷ではなく3灯で過負荷になるようにn×Irefを

設定している。図11は、ドライバの入力信号オンから、遮断されるまでのスイッチング回路の信号波形を示すグラフである。横軸は時間で1目盛りが100μ秒である。縦軸には、VSAと、入力信号と、IDと、n×Irefとを示している。8回オン/オフを繰り返した時点でQAが遮断されている。1回毎に、IDとn×Irefが大きくなる過程で、n×Irefより小さかったIDが、35A付近でn×Irefより大きくなっている。この反転により、VSAは増加から減少に転じている。VSAが減少してダミー電圧のLレベル以下になると入力信号はオンし、VSAは再び増加する。このようにしてVSAは振動する。

[0057]

【発明の効果】

以上説明したように、本発明によれば、突入電流の発生していても過電流の検 出が可能で、熱損失が小さく、ある程度の短絡抵抗を持つ不完全短絡などのレア ショートが発生した場合の異常電流に対しても高速応答を可能な半導体スイッチ ング装置を提供できる。

[0058]

また、本発明によれば、リファレンス回路が定常成分と過渡成分からなるので、負荷側に発生する過渡現象(過渡成分)に対しても正常状態として取り扱ってオン/オフ動作を行わない。このため、ランプの点灯遅れ等の問題も無くなり、かつ、素子の発熱を減らすことができる。

[0059]

本発明によれば、リファレンス回路の過渡的成分を負荷側の変化に応じてスタートさせることが出来るので、ヒューズ機能の代替が可能である。

[0060]

本発明によれば、電流振動の制御に2つのレベルのダミー電圧を用いているので、マルチソースFETのゲート駆動回路の遅れ要素が必要なくなり、オン/オフ動作が安定し、かつ、オン/オフ動作の特性をコントロールし易くなる。

[0061]

本発明によれば、リファレンスに過渡的成分を組み込んだので、過渡的成分の大きさによって異常発生時の遮断時間を変えることが可能となった。具体的には

、過渡的成分が大きいときに異常が発生した場合、または発生している場合は短時間で遮断する方法を取ることができる。このため、デッドショート時の電流制限が不充分の場合でも、遮断までの時間を短くすることにより、配線の保護が可能になり、かつ、素子の発熱を抑えることが出来て、特別な電流制限回路を設ける必要が無い。これにより制御回路が簡素化されるので、素子のチップ面積を縮小することや、FETと制御回路を1チップ上に集積することが可能になり、コストが低減できる。

[0062]

さらに、本発明によれば、パルスカウンタにより、制御手段(制御ステップ) による半導体スイッチのオン/オフ制御回数をカウントし、この制御回数が所定 回数に達したときに半導体スイッチをオフ制御することとしたので、不完全短絡 でも半導体スイッチの遮断を任意に設定した時間まで速めることができ、高速応 答を実現できる。

[0063]

特に半導体スイッチのオン/オフ制御をモノリシックに集積化した場合はマイコンも不要であるため、チップ面積を縮小できるとともに、装置コストを大幅に削減することができる。

【図面の簡単な説明】

【図1】

本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置のブロック図である。

【図2】

本発明の実施形態に係る電流振動型遮断機能付き半導体スイッチング装置の回 路構成図である。

【図3】

本発明の実施例1(負荷の正常な使用)に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その1)である。200msタイマの信号に対するVSA、n×Iref、IDの波形を表示している。

【図4】

本発明の実施例1に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その2)である。20msタイマの信号に対するVSA、n×Iref、IDの波形を表示している。

【図5】

本発明の実施例1に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その3)である。スイッチSW1がオンしたときのVSA、n×Iref、IDの波形を表示している。

【図6】

本発明の実施例1に係る電流振動型遮断機能付き半導体スイッチング装置の信 号波形図(その4)である。図5に比べ時間軸を10倍拡大して表示している。

【図7】

本発明の実施例2(負荷の正常な使用中に過負荷状態に移行した場合)に係る 電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その1)である

【図8】

本発明の実施例2に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その2)である。図7のスイッチSW1がオンしたときを、図7に比べ時間軸を2000倍拡大して表示している。

【図9】

本発明の実施例2に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その3)である。図7の遮断機能が働いたときを、図7に比べ時間軸を400倍拡大して表示している。

【図10】

本発明の実施例2に係る電流振動型遮断機能付き半導体スイッチング装置の信号波形図(その4)である。A点の電圧(ダミー電圧)とVSAの波形について、図9の遮断機能が働いたときを、図9に比べ時間軸をさらに5倍拡大して表示している。

【図11】

本発明の実施例3 (負荷の使用開始から過負荷状態である場合) に係る電流振

特2000-222982


動型遮断機能付き半導体スイッチング装置の信号波形図である。

【符号の説明】


- 1 電流振動型遮断機能付き半導体スイッチング装置
- 2 ダミー電圧発生回路
- 3 タイマ
- 4 パルスカウンタ
- 5 遮断信号保持回路
- 6 チャタリング防止回路
- 7 チャージポンプ
- 8 ドライバー
- 9 過熱遮断回路
- 10 負荷
- 11 過渡的電流成分発生回路
- 12 D-フリップフロップ回路
- Tr1乃至5 トランジスタ
- D1、D2 ダイオード
- R1乃至10 抵抗
- SW1、SW2 スイッチ
- C1 コンデンサー
- CMP1 比較回路
- AND1乃至4 AND回路
- OR1 OR回路
- INV1 インバータ


【書類名】 図面

【図1】




【図2】






時間 (50msec/div)


【図4】



大出アトをsmos ,OI ,iənl ,ASV









무卧ሲ人, Cli, hərl, A2V


特2000-222982

時間 (10.0 µ sec/div)






時間 (10.0 µ sec/div)




時間 (50 g sec/div)



時間 (10.0 g sec/div)

【図11】



時間 (100 μ sec/div)

特2000-222982

【書類名】 要約書

【要約】

【課題】 突入電流が発生していても過電流の検出をし、不完全短絡が発生した場合の異常電流に対して高速応答する半導体スイッチング装置を提供する。

【解決手段】 マルチソースFETのメイン電界効果トランジスタ(FET)とリファレンスFETのソース電位の大小関係を比較する。メインFETのソース電位がリファレンスFETのソース電位を上回っているときマルチソースFETのゲートに駆動電圧を節可し反対のときマルチソースFETのゲートに駆動電圧を遮断する。さらに、負荷側の電流が過渡的成分を含めて正常範囲にあるときは、リファレンスFETのソース電位がメインFETのソース電位を上回らないようにリファレンスFETの電流を制御する回路をリファレンスFETのソースと接地間に設置する。このことで、メインFETに流れる異常電流を検知して、異常電流発生時にはメインFETをオン/オフ制御して電流振動を生成し、この電流振動により、メインFETを遮断する

【選択図】 図1

出願人履歴情報

識別番号

[000006895]

1. 変更年月日

1990年 9月 6日

[変更理由]

新規登録

住 所

東京都港区三田1丁目4番28号

氏 名

矢崎総業株式会社